Προηγμένη Σχεδίαση και Σύνθεση Ψηφιακών Συστημάτων

Προηγμένη Σχεδίαση και Σύνθεση Ψηφιακών Συστημάτων

Κωδικός:
Εξάμηνο:
Κατηγορία:
Ροή:

ICE-8205
8ο
Επιλογής Υποχρεωτικό (ΕΥ)
Υλικού και Υπολογιστικών Συστημάτων

Ώρες:
Διδάσκοντες:
Σύνδεσμοι:

Περιγραφή

Ενότητα 1: Συστήματα Βασισμένα σε FPGA, Ψηφιακή Σχεδίαση και FPGAs, Ο Ρόλος των FPGAs, Τύποι των FPGAs, FPGAs έναντι Εξατομικευμένης VLSI Λογικής, Σχεδιασμός σε Συστήματα Βασισμένα σε FPGA, Ιεραρχικός Σχεδιασμός, Τεχνολογία VLSI, Διαδικασίες Κατασκευής, Χαρακτηριστικά των τρανζίστορ, Λογικές Πύλες, Στατικές Συμπληρωματικές Πύλες, Καθυστέρηση Πύλης, Σχεδιασμός Ψηφιακών Συστημάτων σε FPGA, Κατανάλωση Ισχύος, Οδήγηση μεγάλων φορτίων, Πύλες χαμηλής κατανάλωσης, Διακοπτική λογική, Καλώδια, Παρασιτικά στοιχεία καλωδίων, Μοντέλα Καλωδίων, Καθυστέρηση μέσω μιας RC Γραμμής Μεταφοράς, Εισαγωγή Απομονωτών (Buffers) στην RC Γραμμή Μεταφοράς, Παρεμβολές (Crosstalks) Μεταξύ RC Καλωδίων, Καταχωρητές, Μνήμες Τυχαίας Προσπέλασης.
Ενότητα 2: Αρχιτεκτονικές FPGA, Μόνιμα προγραμματισμένα FPGAs, Αντιασφάλειες – Antifuses, Flash Διαμόρφωση, Λογικά Μπλοκ, Δίκτυα Διασύνδεσης, Προγραμματισμός, I/O Ολοκληρωμένου, Σχεδιασμός Κυκλώματος δομών FPGA, Αρχιτεκτονική Δομών FPGA, Παράμετροι Λογικών Στοιχείων, Αρχιτεκτονική Διασύνδεσης, Γλώσσες περιγραφής Υλικού, Μοντελοποίηση με HDLs, Verilog, VHDL, Συνδυαστική καθυστέρηση Δικτύου, Προδιαγραφές καθυστερήσεων, Καθυστέρηση Πυλών και Καλωδίων, Καθυστέρηση μονοπατιού, Καθυστέρηση και Φυσικός Σχεδιασμός, Ισχύς & Βελτιστοποίηση Ενέργειας, Ανάλυση Δυσλειτουργιών και Βελτιστοποίηση, Αριθμητική Λογική, Υλοποίηση λογικής για FPGAs , Φυσικός Σχεδιασμός για FPGAs, Επανεξέταση της διαδικασίας λογικής σχεδίασης.
Ενότητα 3: Ακολουθιακές Μηχανές, Διαδικασία Σχεδίασης Ακολουθιακών Μηχανών, Μοντέλα Μετάβασης Καταστάσεων και Επιπέδου – Καταχωρητή, Θεωρία Μηχανών Πεπερασμένης-Κατάστασης, Εκχώρηση Κατάστασης, Κανόνες για Χρονισμό, Flip-Flop και Μανδαλωτές, Αρχές χρονισμού, Ανάλυση Επιδόσεων, Απόδοση Συστημάτων βασισμένων σε Flip-Flop, Απόδοση Συστημάτων βασισμένων σε Μανδαλωτές, Παραποίηση ρολογιού (Clock Skew), Επαναπροσδιορισμός του χρονισμού (Retiming), Βελτιστοποίηση Ισχύος, Σχεδιασμός Συνδυαστικής Λογικής, Αρχιτεκτονική Ελεγκτή Διαδρομής Δεδομένων, Χρονοδρομολόγηση και κατανομή, Κατανάλωση, Διοχέτευση, Μεθοδολογίες σχεδιασμού.
Ενότητα 4: Συστήματα ΠολύΜεγάλης Κλίμακας, Δίαυλοι, Πρωτόκολλα και Προδιαγραφές, Λογικός Σχεδιασμός Διαύλων, Μικροεπεξεργαστές και Συστήματα Διαύλων, Αρχιτεκτονικές Διατάξεων FPGAs, Σειριακή I/O, CPUs και Ενσωματωμένοι Πολλαπλασιαστές, Συστήματα Πολλαπλών FPGAs, Περιορισμοί Συστημάτων Πολλαπλών FPGAs, Διασύνδεση Πολλαπλών FPGAs, Μικροεπεξεργαστής και Δίαυλοι Συστήματος.